PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-165463

(43)Date of publication of application: 18.09.1984

(51)Int.CI. H01L 29/80 H01L 21/20

H01L 21/28

(21)Application number: 58-038168 (71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing: 10.03.1983 (72)Inventor: ISHII YASUHIRO


FUJITA YOSHIMOTO

(54) MANUFACTURE OF COMPOUND SEMICONDUCTOR FIELD EFFECT TRANSISTOR

(57) Abstract:

PURPOSE: To enhance the performance due to increase in a short gate and to simultneously perform the minimization of a series resistor between a source and a drain by forming a tapered stepwise difference of an N type active layer on a gate electrode region, and forming a lateral growth on the insulating film in a selective epitaxial growth.

CONSTITUTION: An insulating film 13 is formed on an N type active layer 12, a window is opened by etching at a source side of an insulating film, with the insulating film 13 as a mask the layer 12 is dug by etching, and a flat dug bottom side 14 and a tapered stepwise difference 15 are formed. After



the film 13 is then removed, an insulating film 16 is again formed on an N type active layer 12, windows are opened by etching for source and drain electrode regions at the insulating film, with the film 16 as a mask the layer 12 of the drain side, the layer 12 of the drain side and a semi-insulating GaAs substrate 11 are partly selectively etched, and selectively laminated layer epitaxial growths of N+ type layers 17, 18 and semi-insulating layers 19, 20 are performed by an MO-CVD method in a dug part. In this selective epitaxial growth, lateral growths 21, 22 are formed on the film 16.

LEGAL STATUS

(3) 日本国特許庁 (JP)

①特許出願公開

の公開特許公報(A)

昭59—165463

①Int. Cl.³ H 01 L 29/80 21/20

21/28

識別記号

庁内整理番号 7925—5F 7739—5F 7638—5F ③公開 昭和59年(1984)9月18日

発明の数 1 審査請求 未請求

(全 5 頁)

砂化合物半導体電界効果トランジスタの製造方法

②特

t ... 3 1 1

願 昭58-38168

29出

至 昭58(1983)3月10日

⑫発 明 者 石井康博

東京都港区虎ノ門1丁目7番12 号沖電気工業株式会社内 ⑫発 明 者 藤田良基

東京都港区虎ノ門1丁目7番12 号沖電気工業株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12

号

砂代 理 人 弁理士 菊池弘

明 細 書

1. 発明の名称

化合物半導体電界効果トランジスタの製造方法 2. 特許請求の範囲

半絶縁性化合物半導体基板上にn形括性層を設 ける工程と、露光描画法によりゲート域に前配り 形活性層のテーパ状段差を形成する工程と、絶録 膜を被覆した後、露光播画法によりソース、ドレ イン電極域の絶機膜を開窓し、鉄絶線膜をマスク としてドレイン側のn形活性層の一部、ソース側 の n 形活性層及び半絶躁性化合物半導体茘板の一 部を選択エッチして、該堀込み部に MO-CVD 法 によりn・層及び半絶級性層の選択エピタキシャル 成長を行ない、ソース・ドレイン間の絶録膜上に 機方向へ拡がる半絶縁性層の機方向成長部を形成 **する工程と、 放模方向成長部をマスクとしてゲー** ト城のテーパ状段差にまたがつてゲート電極を蒸 強法により形成する工程とを具備することを特徴 とする化合物半導体電界効果トランジスタの製造 方法。

3. 発明の詳細な説明

(技術分野)

本発明は半導体装置、特に化合物半導体電界効果トランジスタの製造方法に関するものである。 (従来技術)

第1図は、従来の化合物半導体電界効果トランジスタの製造方法の一例を具体的に示したものである。

第1図(a)では、半絶縁性 GaAs 基板 1 上に n 形

しかるに、このようを従来の方法では、次のようを重大な欠点がある。 すなわち、第1図の方法によるゲート電優のセルファライメント方式では、ゲート電極のゲート長は絶禄膜4の開窓の間隙に等しく、従つてゲート長すなわちゲート電極線幅として例をば0.5 am 以下の非常に小さい線幅を実現しようとすると、所望の線幅に等しい爆光マス

半導体電界効果トランジスタの製造方法を提供することにある。

(寒 施 例)

第2図は、本発明の化合物半導体電界効果トランジスタの製造方法の一実施例を示す図である。 この図を参照して本発明の一実施例を詳細に説明 する。

第2図(a)の工程では、半絶緑性 GaAs 基板 (半絶緑性化合物半導体基板)11の表面に、n 形 GaAs からなる n 形括性層 12をエピタキシャル成長法で設ける。

第2図(b)の工程では、Si,N。の総縁膜13をn 形活性層12上に設け、通常の露光摘面法により ソース側を開窓する絶縁膜エッチを行ない、放絶 緑膜13をマスクとして n 形活性層12の組込み エッチを行ない平相な補込み底辺部14とテーパ 状段差15を設ける。

第2図(c)の工程では、前工程で使用した絶録度 13を除去した後に再取絶録膜16をn形活性層 12上に設け、解光描画法によりソース、トレイ クの製作と解光描画技術が必須であり、工業的な 数細構造ゲート電視の形成において極めて重大な 欠点となつている。

また、第1図の方法においては、ゲート電極5の直下は均一厚さのn形活性層(n形GaAs活性層2)になつており、n形活性層の中の電子流の制御に関与するゲート長はゲート電極5の線幅そのものであり、故にゲート長の短縮にともなり像細のガート電極に原因するゲート抵抗の増大、ゲート電極の機械的な安定性等の障害をもたらしている。

(発明の目的)

本発明は上記の点に鑑みをされたもので、その目的は、テーパ状の段差を有する「形活性層を設けを受けることによる実効的なゲート長の短縮と、選択エピタキシャル成長における絶縁膜上への協方向拡がり成長を適用した極めて微細をゲート電形成法とにより、極めて高性能を化合物半導体電界効果トランジスタを得ることができる化合物

ン電極域を開窓する絶繰膜エッチを行をい、 該絶線膜 1 6 をマスクとしてドレイン側の n 形活性層 1 2 及び半絶線性 GaAs 基板 1 1 の一部を選択エッチし、該場込み部に MO-CVD 法により n⁺層 1 7 , 1 8 及び半絶線性層 1 9 , 2 0 の選択積層エピタキシャル収長を行なり。

特局昭59-165463(3)

的である。この工程における半絶緑性層 19,20 の選択エピタキシャルにおいて、本発明の基本的 な特徴をなす絶禄膜 16上への横方向成長部 21, 22を形成する。

第2図(d)の工程では、再度絶録膜23を設けソース、ドレイン電極部を解充描画・絶縁膜選択エッチにより開窓し、酸開窓部の半絶録性層19,20の選択堀込みエッチを行ない、該堀込み部にソース、ドレイン電極のためのn⁺層24,25 を選択エビタキシャル成長法で形成する。

第3 図は、MO-CVD 法による GaAs 3 1 の選択 エピタキシャル成長における絶縁膜 3 2 上への横 方向成長の横断面図を示すものであり、(100) 面結晶の二つの直交するへき開面の片方の軸方向 の横断面を同図(a)に、またその方向と 30.96° 傾い た方向での横断面を同図(b)に示し、その形状は母 部分 Lu を有し、 該部が個界効果トランシスタの特性を支配する実効的なグート艮 Lg となる。

第2図(f)の工程では、ソース、ドレイン電極金 属28,29を真空蒸着法で設け、熱処理を行な い n⁺ 簡24,25 に対するオーム性接触のソース、 ドレイン電極を形成する。以上で化合物半導体電 界効果トランジスタが完成する。

以上の一実施例から明らかなように、本発明の

材結晶の単結晶性を極めて忠実に受け継いだ優れた単結晶性のもとに非常に正確な面で構成されることが確認された。このようにひささし状たた機方向結晶形状は、本発明におけるかに、なを優のマスクとしてリフトオフを容易にした。かかのマスクとしてリフトオフを容易にした。からでは、ないである。両検方向成長端間の距離は、MO-CVD 法における供給ガス流量、成長高精度に設定可能である。

特開昭59-165463(4)

以上に詳述した本発明の微細構造化の効果を具体的寸法例で示すと以下のようになる。すなわち、本発明の実施に当つて使用されるマスクの最小線幅(L₁)は、ゲート長(L₂)よりは大きいことは勿論のこと、ソース・ドレイン間距離(Lsd)よりも更

の形成とにより、 徳めて 徴細な グート 長を実現するものであり、 しかも 徳めて 短距離の ソース・ドレイン 間に グート 電優が 自動的 に 高精度 を 相対位置 関係を 確保して 設定され、 短 グート 変化による 高性能化とソース・ドレイン間の 直列附加抵抗の最小化を 同時に 達成 し、 超高周 変低雑音 増幅器 用素子 シよび 超高速 独積化素子の 性能を 飛躍的に向上する 優れた効果を有する。

4. 図面の簡単な説明

第1図は従来の化合物半導体電界効果トランジスタの製造方法の一例を具体的に示す断面図、第2図は本発明の化合物半導体電界効果トランジスタの製造方法の一果施例を示す断面図、第3図はMO-CVD法によるGaAs の選択エピタキシャル成長における絶縁膜上への横方向成長の状態を示す断面図である。

1 1 … 半絶緑性 GaAs 基板、 1 2 … n 形活性層(n 形 GaAs 層)、 1 4 … 平担な振込み底辺部、1 5 … テーバ状段差、1 6 … 絶縁膜、17,18 … n⁺ 層、1 9 , 2 0 … 半絶緑性屑、2 1 , 2 2 … 模

に広い移幅に相当している(Li > Led = Li > Lg)。 ・ では、 のは、 というのというのというのというのは、 というのというのというのに をは、 というのは、 というのに をは、 というのは、 というのに をは、 というに をいる。 のは、 というのは、 というのに のは、 というのに のに かいて は、 といっして、 のいるので のいで のいでで のいで のいで のいで のいでで のいで のいで のいで


(発明の説明のまとめ)


以上に詳述したように、本発明の化合物半導体電界効果トランシスタの製造方法は、ゲート電極域にn形活性層のテーバ状段差を設けて実効的なゲート長を短縮する効果と、選択エピタキシャル成長における絶縁膜上への特徴的な視方向成長部

方向成長部、27…ゲート電極。

特許出願人 沖電気工業株式会社 代理人 弁理士 菊 他 弘

特級昭 59-165463 (5)





第 2 図

手 続 補 正 書

昭和 58年 10月 19日

特許庁長官若 杉 和 夫 男

1. 事件の表示

昭和58年 等 新 原第 3 8 1 6 8

2. 発明の名称

化合物半導体電界効果トランジスタの製造方法

3. 補正をする者

李件との関係 特 許 山願人 (U29) 神電気工業株式会社

4. 化 理 人

〒105 東京都港区成ノ門一丁目2番20号 第19第15 京 井理士 菊 池 弘 (日本) コード第6568号 電話 501 - 2453 (代表)

- 5 前正命令の日付 昭和 年 月 日(自発)
- 6 補正の対象

明細帯の発明の詳細な説明の個

7. 補正の内容

利板の通り

1) 明細書 1 3 頁 4 行「変化」を「長化」と訂正する。



